PrototypeCommune
WangXuan95/FPGA-FixedPoint
Verilog implementation of fixed-point numbers, supports custom bit width, arithmetic, converting to float, with single cycle & pipeline version. 一个Verilog定点数库，提供算术运算、与浮点数的互相转换，包含单周期和流水线两种实现。
- Propriétaire
- WangXuan95 (compte personnel)
- Étoiles
- Étoiles : 241
- Forks
- Forks : 42
- Langage
- Verilog
- Licence
- GPL-3.0
- Création
- 2019
- Sujets
- verilogrtlsystemverilogfixedpointarithmeticpipeline
- Rang
- Prototype (100 à 249 ★) Ce que veut dire ce rang
Autres dépôts de WangXuan95
Les 23 dépôts de WangXuan95- WangXuan95/FPGA-FOCÉtoiles : 993VerilogBêta
- WangXuan95/FPGA-USB-DeviceÉtoiles : 934VerilogBêta
- WangXuan95/Xilinx-FPGA-PCIe-XDMA-TutorialÉtoiles : 868BatchfileBêta
- WangXuan95/BSV_Tutorial_cnÉtoiles : 612BluespecAlpha
- WangXuan95/USTC-RVSoCÉtoiles : 442SystemVerilogAlpha
- WangXuan95/FPGA-ftdi245fifoÉtoiles : 363VerilogAlpha
D’autres dépôts Verilog
Tous les dépôts Verilog- hkust-zhiyao/RTLLMÉtoiles : 243VerilogPrototype
- soDLA-publishment/soDLAÉtoiles : 241VerilogPrototype
- ChFrenkel/ODINÉtoiles : 241VerilogPrototype
- chipsalliance/synligÉtoiles : 237VerilogPrototype
- nandland/spi-slaveÉtoiles : 234VerilogPrototype