BêtaRare
syntacore/scr1
SCR1 is a high-quality open-source RISC-V MCU core in Verilog
- Propriétaire
- syntacore (organisation)
- Étoiles
- Étoiles : 1 013
- Forks
- Forks : 367
- Langage
- SystemVerilog
- Licence
- Aucune
- Création
- 2017
- Sujets
- riscvrisc-vrtlverilogrv32irv32erv32imcrv32emcipcore
- Rang
- Bêta (700 à 1 999 ★) Ce que veut dire ce rang
D’autres dépôts SystemVerilog
Tous les dépôts SystemVerilog- openhwfoundation/cv32e40pÉtoiles : 1 317SystemVerilogBêta
- hdl-util/hdmiÉtoiles : 1 308SystemVerilogBêta
- rsd-devel/rsdÉtoiles : 1 214SystemVerilogBêta
- fpganinja/taxiÉtoiles : 1 002SystemVerilogBêta
- chipsalliance/Cores-VeeR-EH1Étoiles : 971SystemVerilogBêta
- westerndigitalcorporation/swerv_eh1Étoiles : 882SystemVerilogBêta