BêtaRare
chipsalliance/Cores-VeeR-EH1
VeeR EH1 core
- Propriétaire
- chipsalliance (organisation)
- Étoiles
- Étoiles : 971
- Forks
- Forks : 246
- Langage
- SystemVerilog
- Licence
- Apache-2.0
- Création
- 2019
- Sujets
- processorriscriscvrisc-vfusesocverilatorwestern-digitalopen-source-hardwarertlfpga
- Rang
- Bêta (700 à 1 999 ★) Ce que veut dire ce rang
Autres dépôts de chipsalliance
Les 29 dépôts de chipsalliance- chipsalliance/chiselÉtoiles : 4 827ScalaRC
- chipsalliance/rocket-chipÉtoiles : 3 895ScalaRC
- chipsalliance/veribleÉtoiles : 1 974C++Bêta
- chipsalliance/riscv-dvÉtoiles : 1 375PythonBêta
- chipsalliance/firrtlÉtoiles : 748ScalaBêta
- chipsalliance/chisel-templateÉtoiles : 709ShellBêta
D’autres dépôts SystemVerilog
Tous les dépôts SystemVerilog- rsd-devel/rsdÉtoiles : 1 214SystemVerilogBêta
- syntacore/scr1Étoiles : 1 013SystemVerilogBêta
- fpganinja/taxiÉtoiles : 1 004SystemVerilogBêta
- westerndigitalcorporation/swerv_eh1Étoiles : 882SystemVerilogBêta
- black-parrot/black-parrotÉtoiles : 841SystemVerilogBêta
- pulp-platform/common_cellsÉtoiles : 814SystemVerilogBêta