PrototypeCommune
ultraembedded/riscv_soc
Basic RISC-V Test SoC
- Propriétaire
- ultraembedded (compte personnel)
- Étoiles
- Étoiles : 212
- Forks
- Forks : 40
- Langage
- Verilog
- Licence
- Aucune
- Création
- 2019
- Sujets
- risc-vsystem-on-chipverilogsystemcfpga-socfpga-soc-linuxlinuxriscv-linux
- Rang
- Prototype (100 à 249 ★) Ce que veut dire ce rang
Autres dépôts de ultraembedded
Les 14 dépôts de ultraembedded- ultraembedded/riscvÉtoiles : 1 811VerilogBêta
- ultraembedded/biriscvÉtoiles : 1 327VerilogBêta
- ultraembedded/coresÉtoiles : 939VerilogBêta
- ultraembedded/core_ddr3_controllerÉtoiles : 644VerilogAlpha
- ultraembedded/FPGAmpÉtoiles : 307CAlpha
- ultraembedded/core_jpegÉtoiles : 283VerilogAlpha
D’autres dépôts Verilog
Tous les dépôts Verilog- mirkat1206/2021_Spring_NCTU_ICLABÉtoiles : 215VerilogPrototype
- cucapra/filamentÉtoiles : 215VerilogPrototype
- MIPSfpga/schoolMIPSÉtoiles : 214VerilogPrototype
- zach0zhang/Single_instruction_cycle_OpenMIPSÉtoiles : 210VerilogPrototype
- risclite/R8051Étoiles : 209VerilogPrototype
- Juniper/open-register-design-toolÉtoiles : 209VerilogPrototype