PrototypeCommune
hkust-zhiyao/RTLLM
An open-source benchmark for generating design RTL with natural language
- Propriétaire
- hkust-zhiyao (compte personnel)
- Étoiles
- Étoiles : 243
- Forks
- Forks : 57
- Langage
- Verilog
- Licence
- MIT
- Création
- 2023
- Rang
- Prototype (100 à 249 ★) Ce que veut dire ce rang
Autres dépôts de hkust-zhiyao
Les 2 dépôts de hkust-zhiyao- hkust-zhiyao/RTL-CoderÉtoiles : 330PythonAlpha
D’autres dépôts Verilog
Tous les dépôts Verilog- GuoningHuang/FPGA-CNN-accelerator-based-on-systolic-arrayÉtoiles : 248VerilogPrototype
- avakar/usbcorevÉtoiles : 244VerilogPrototype
- efabless/caravel_user_projectÉtoiles : 244VerilogPrototype
- soDLA-publishment/soDLAÉtoiles : 241VerilogPrototype
- ChFrenkel/ODINÉtoiles : 241VerilogPrototype
- WangXuan95/FPGA-FixedPointÉtoiles : 241VerilogPrototype