PrototypeCommune
iammituraj/pequeno_riscv
Pequeno R5 (PQR5) is a 5-stage pipelined in-order RISC-V CPU Core compliant with RV32IM ISA.
- Propriétaire
- iammituraj (compte personnel)
- Étoiles
- Étoiles : 161
- Forks
- Forks : 15
- Langage
- SystemVerilog
- Licence
- Apache-2.0
- Création
- 2023
- Sujets
- cpurisc-vrtlfpgasystemverilog
- Rang
- Prototype (100 à 249 ★) Ce que veut dire ce rang
D’autres dépôts SystemVerilog
Tous les dépôts SystemVerilog- GodelMachine/AHB2Étoiles : 164SystemVerilogPrototype
- openhwfoundation/cv32e40sÉtoiles : 163SystemVerilogPrototype
- Xilinx/open-nic-shellÉtoiles : 161SystemVerilogPrototype
- agalimberti/NoCRouterÉtoiles : 160SystemVerilogPrototype
- chipsalliance/caliptra-rtlÉtoiles : 160SystemVerilogPrototype
- accellera-official/uvm-coreÉtoiles : 156SystemVerilogPrototype