PrototypeCommune
openhwfoundation/cv32e40s
4 stage, in-order, secure RISC-V core based on the CV32E40P
- Propriétaire
- openhwfoundation (organisation)
- Étoiles
- Étoiles : 163
- Forks
- Forks : 29
- Langage
- SystemVerilog
- Licence
- Aucune
- Création
- 2021
- Rang
- Prototype (100 à 249 ★) Ce que veut dire ce rang
Autres dépôts de openhwfoundation
Les 13 dépôts de openhwfoundation- openhwfoundation/cva6Étoiles : 3 183AssemblyRC
- openhwfoundation/cv32e40pÉtoiles : 1 317SystemVerilogBêta
- openhwfoundation/core-v-verifÉtoiles : 736AssemblyBêta
- openhwfoundation/cvwÉtoiles : 657SystemVerilogAlpha
- openhwfoundation/cvfpuÉtoiles : 647SystemVerilogAlpha
- openhwfoundation/core-v-coresÉtoiles : 380Alpha
D’autres dépôts SystemVerilog
Tous les dépôts SystemVerilog- gnodipac886/ViT-FPGA-TPUÉtoiles : 165SystemVerilogPrototype
- munetomo-maruyama/mmRISC-2Étoiles : 165SystemVerilogPrototype
- GodelMachine/AHB2Étoiles : 164SystemVerilogPrototype
- Xilinx/open-nic-shellÉtoiles : 161SystemVerilogPrototype
- iammituraj/pequeno_riscvÉtoiles : 161SystemVerilogPrototype
- chenyuliu577-cyber/jyd-rv32i-fpga-coreÉtoiles : 161SystemVerilogPrototype